令和6年度第三種電気主任技術者下期試験　機械科目 問182 解説 問18(b) 問18

図1の回路が入力の排他的論理和と論理積を出力する半加算器を構成しており、それを2段接続した図2の回路において入力 A=0, B=1, C=0 を与えたとき、加算結果の和を示す S2 が 1、桁上げを示す T2 が 0 となるため、選択肢(2)の記述が正しい動作を表しています。

半加算器と全加算器の基本動作と排他的論理和の法則

論理回路における2進数の加算処理では、入力された信号の組み合わせに応じて「和（Sum）」と「桁上げ（Carry）」を出力します。

図1の回路は、2つの入力 A と B から、和 $S_1$ と桁上げ $T_1$ を作成する半加算器（Half Adder）です。ORゲート、ANDゲート、NOTゲートの組み合わせによって、上側の出力 $S_1$ には排他的論理和（XOR）の処理結果が得られます。排他的論理和の法則により、入力された2つの値が異なる場合（一方が0で他方が1）に出力は1となり、入力が一致する場合（ともに0、またはともに1）に出力は0となります。下側の出力 $T_1$ にはAND処理が施されるため、入力 A と B の両方が1のときのみ桁上げ出力として1が得られます。

図2の回路は、図1の半加算器を2組とORゲート1個を組み合わせた全加算器（Full Adder）の構成です。全加算器は、下位からの桁上げを含む3つの1ビット入力 A, B, C の加算を行います。3つの入力に含まれる「1」の個数を数え上げることで、全体の出力 $S_2$（和）と $T_2$（桁上げ）の値が一義的に決まります。

入力 A, B, C の中に含まれる「1」の個数が1個の場合、算術和は1となるため、1の位を示す和 $S_2$ は1、2の位を示す桁上げ $T_2$ は0となります。「1」の個数が2個の場合は算術和が2（2進数で10）となり、$S_2 = 0, T_2 = 1$ となります。「1」の個数が3個の場合は算術和が3（2進数で11）となり、$S_2 = 1, T_2 = 1$ となります。すべての入力が0の場合は算術和が0となり、$S_2 = 0, T_2 = 0$ となります。

2段の論理回路における各信号の伝搬と出力値の導出

1. 入力条件 $A=0, B=1, C=0$ において、1段目の半加算器（左側の点線枠）の動作を計算します。入力 $A=0$ と $B=1$ は互いに異なる値であるため、排他的論理和の出力である1段目の和 $S_1$ は $0 \oplus 1 = 1$ となります。一方、論理積の出力である1段目の桁上げ $T_1$ は $0 \cdot 1 = 0$ となります。

2. 2段目の半加算器（右側の点線枠）には、1段目の和出力 $S_1 = 1$ と外部入力 $C = 0$ が入力されます。2段目の和出力 $S_2$ は、$S_1$ と $C$ の排他的論理和となるため、$1 \oplus 0 = 1$ と定まります。

3. 2段目の半加算器内部の論理積回路には $S_1 = 1$ と $C = 0$ が入力されるため、その出力は $1 \cdot 0 = 0$ となります。最終的な桁上げ出力 $T_2$ は、1段目の桁上げ $T_1 = 0$ と2段目内部の論理積出力 $0$ の論理和（OR）をとるため、$0 + 0 = 0$ と定まります。

4. 選択肢(1)の条件 $A=0, B=0, C=0$ では「1」の個数が0個であるため $S_2=0, T_2=0$ となり不適合です。選択肢(3)の条件 $A=0, B=0, C=1$ では「1」の個数が1個であるため $S_2=1, T_2=0$ となり不適合です。選択肢(4)の条件 $A=1, B=0, C=1$ および選択肢(5)の条件 $A=1, B=1, C=0$ では「1」の個数が2個であるため $S_2=0, T_2=1$ となり不適合です。

入力信号 A, B, C の「0」と「1」の組み合わせが各論理ゲートを通過し、出力 S2 と T2 へとつながる経路を図2上で追ってみると、半加算器が2段重なって全加算器として機能する仕組みが見えてきます。

参考リンク

• 電験3種 理論 令和6年（2024年）度上期 問18 論理回路の真理値表 | 音声付き電気技術解説講座
• 全加算器（Full Adder）をLogicSim上で作って挙動を確認してみた
• 加算器 - Wikipedia