令和6年度第三種電気主任技術者下期試験　機械科目 問140 解説 問14 問14

ANDゲート（論理積）、ORゲート（論理和）、NOTゲート（否定）で構成された本回路では、出力 $X$ が 1 になる条件が $B = 1$ かつ（$A = 1$ または $C = 0$）となり、入力波形の変化に沿ってこの条件を満たす期間を辿ると、選択肢(3)の波形が対応します。

基本的な論理ゲートの機能とブール代数の法則

論理回路の出力波形を求めるためには、回路を構成する基本論理ゲートの動作と、それらを式として記述するブール代数の法則を理解する必要があります。

論理積（AND回路）は、すべての入力が 1 のときのみ出力が 1 となり、それ以外の組み合わせでは 0 を出力する素子です。

論理和（OR回路）は、入力の少なくともひとつが 1 であれば出力が 1 となり、すべての入力が 0 のときのみ 0 を出力する素子です。

否定（NOT回路）は、入力された信号を反転させ、入力が 1 ならば 0 を、0 ならば 1 を出力する素子です。

図の回路において、入力 $A, B, C$ から出力 $X$ に至る経路を追うと、次のような接続になっています。

上側のANDゲートには、入力 $A$ と入力 $B$ が接続されているため、その出力は $A \cdot B$ と表されます。

下側のANDゲートには、入力 $B$ と、NOTゲートを通った入力 $C$ の反転信号（NOT $C$）が接続されているため、その出力は $B \cdot \bar{C}$ と表されます。

ORゲートは、これら2つのANDゲートの出力を合成するため、回路全体の出力 $X$ は次のように論理式として表現できます。

$X = (A \cdot B) + (B \cdot \bar{C})$

ここで、ブール代数の分配法則を利用して共通する変数 $B$ で括ると、式は以下のように変形できます。

$X = B \cdot (A + \bar{C})$

この論理式は、出力 $X$ が 1 になるための条件が「$B$ が 1 であり」かつ「$A$ が 1 または $C$ が 0（$\bar{C}$ が 1）のどちらか一方でも満たされていること」を意味しています。

入力波形からの出力波形の決定

1. 図の回路構成から導出した論理式 $X = B \cdot (A + \bar{C})$ に基づき、出力 $X$ が 1 になる条件を明確にします。入力 $B$ が 0 の区間では、$A$ や $C$ の値にかかわらず出力 $X$ は必ず 0 になります。したがって、入力 $B$ が 1 である時間帯のみに着目し、そのとき $A = 1$ または $C = 0$ が成り立つかどうかを確認します。

2. 時間の経過にしたがって波形の変化を順に辿ります。最初の立ち上がり区間では、$A = 1, B = 1, C = 0$ となっています。$B = 1$ であり、かつ $C = 0$（$\bar{C} = 1$）を満たすため、出力 $X$ は 1 になります。この時点では選択肢(1)〜(5)のすべてが出力 1 となっており、矛盾はありません。

3. 次に、中盤で入力 $C$ が 0 に下がっている区間に着目します。入力 $C$ が 0 になると $\bar{C} = 1$ となるため、この区間内で入力 $B$ が 1 に立ち上がるタイミング（左から4番目の $B$ のパルス）では、$A = 0$ であっても $B \cdot \bar{C} = 1$ となり、出力 $X$ は 1 に立ち上がらなければなりません。選択肢(2)はこの位置で出力が 0 のままとなっており、条件を満たさないため誤りです。

4. その後、入力 $C$ が再び 1 に戻った後の区間を確認します。入力 $C$ が 1 のときは $\bar{C} = 0$ となるため、出力 $X$ が 1 になるには $A = 1$ かつ $B = 1$ である必要があります。入力 $B$ のみが出力され $A = 0$ であるパルス部分（左から5番目および最後から2番目の $B$ のパルス）では、出力 $X$ は 0 でなければなりません。選択肢(4)および(5)は、これらの位置で誤って出力が 1 に立ち上がっているため除外されます。

5. 終盤において、入力 $A = 1, B = 1, C = 1$ となるパルス区間を確認します。この区間では $A = 1$ かつ $B = 1$ の条件を満たすため、出力 $X$ は 1 に立ち上がります。選択肢(1)はこの位置で出力が 0 に落ちており誤りです。すべての時間帯で条件を満たしている出力波形は(3)となります。

入力波形 A, B, C の立ち上がりや立ち下がりのタイミングと、出力波形が変化する位置を重ねてみると、各論理ゲートを通過する信号の動きが見えてきます。

参考リンク

• 電験3種 理論 過去問解説（論理回路と波形） - 電験王
• Logic Circuit Waveform Simulator - Qiita
• 論理回路とブール代数の基礎 - 九州大学 講義資料